Agilent SVM3500 是在模塊化的 U1083A VME/VXS基卡上研制開(kāi)發(fā)的。該基卡配有一個(gè)模擬數(shù)字化儀輸入前端，且包含四個(gè) 12-bit 500 MS/sADC和一個(gè)時(shí)鐘分配電路――MCK。MCK將外部時(shí)鐘信號(hào)以同相、反相或正交方式分配到整個(gè)輸入端，同時(shí)引入極低的附加抖動(dòng)，并實(shí)現(xiàn)高達(dá)2GS/s交錯(cuò)采樣率。當(dāng)進(jìn)行交錯(cuò)采集時(shí)，由FPGA （Xilinx Virtex-5）實(shí)現(xiàn)的有限沖激響應(yīng)（FIR）濾波器來(lái)完成對(duì)頻率相關(guān)的增益和延遲失配誤差的修正。該FPGA還包括一個(gè)可從外部訪問(wèn)的查詢表（LUT），用于校正任何靜態(tài)偏差和增益誤差。由此造就的優(yōu)異模擬性能，包括高達(dá)80 dBc（500 MS/s）和 70 dBc（2 GS/s）的無(wú)雜散動(dòng)態(tài)范圍（SFDR）、80dBc（500 MS/s）和 79 dBc（2 GS/s）的總諧波失真（THD）以及超過(guò) 62 dBc的信噪比（SNR），將有效位保持在優(yōu)于10- bit 的水平 （10 MHz - 1 GHz）。

　　該基卡通過(guò)兩個(gè)超大型 Xilinx Virtex- 4 FPGAs（一個(gè) SX55 和一個(gè)FX100）提供高性能的實(shí)時(shí)數(shù)據(jù)處理，并支持 VXS 背板上的八個(gè) 3.125 Gbps串行鏈路和前面板上的兩個(gè)光鏈路（速率高達(dá) 3.125 Gbps），實(shí)際總數(shù)據(jù)帶寬可超過(guò) 3.5GB/s。全面兼容VME64x 的接口支持 2eSST 協(xié)議。

　　可選固件開(kāi)發(fā)包（FDK），可幫助客戶在 SX55 和 FX100 FPGA上開(kāi)發(fā)應(yīng)用固化軟件（Firmware）。FDK包括一套可與底層硬件輕松進(jìn)行通信的內(nèi)核，即為每一系列產(chǎn)品提供的非常簡(jiǎn)單易用的基本設(shè)計(jì)，以及為設(shè)計(jì)和仿真而搭建的測(cè)試環(huán)境（平臺(tái)）。

　　新產(chǎn)品的推出對(duì)于那些承擔(dān)著試圖通過(guò)技術(shù)的引入和提升來(lái)縮小來(lái)自新興威脅差距的人們來(lái)說(shuō)，無(wú)疑是受益匪淺的。這些技術(shù)涵蓋戰(zhàn)場(chǎng)電子支援（ES），電子攻擊（EA）以及電子對(duì)抗（ECM）系統(tǒng)，而大多數(shù)的此類系統(tǒng)則是基于無(wú)所不在的VME架構(gòu)。利用較低的額外開(kāi)發(fā)成本實(shí)現(xiàn)更長(zhǎng)的發(fā)射機(jī)識(shí)別（安全）隔離距離（Standoff range），以及在高發(fā)射機(jī)密度的環(huán)境中更精確的測(cè)向，并取得更短的防御反應(yīng)時(shí)間都是可行的。 目前，無(wú)需大規(guī)模額外投資，改善雜波抑制，增加作用距離及提高目標(biāo)鑒別（能力）都是可實(shí)現(xiàn)的，因此寬帶雷達(dá)及情報(bào)收集系統(tǒng)也有望從中獲益。